XC7Z100-2FFG900I – Ολοκληρωμένα κυκλώματα, ενσωματωμένα, System On Chip (SoC)
Χαρακτηριστικά Προϊόντος
ΤΥΠΟΣ | ΠΕΡΙΓΡΑΦΗ |
Κατηγορία | Ολοκληρωμένα κυκλώματα (IC) |
Mfr | AMD |
Σειρά | Zynq®-7000 |
Πακέτο | Δίσκος - σχάρα |
Κατάσταση προϊόντος | Ενεργός |
Αρχιτεκτονική | MCU, FPGA |
Βασικός επεξεργαστής | Διπλό ARM® Cortex®-A9 MPCore™ με CoreSight™ |
Μέγεθος Flash | - |
Μέγεθος RAM | 256 KB |
Περιφερειακά | DMA |
Συνδεσιμότητα | CANbus, EBI/EMI, Ethernet, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
Ταχύτητα | 800 MHz |
Κύρια Χαρακτηριστικά | Kintex™-7 FPGA, 444K Logic Cells |
Θερμοκρασία λειτουργίας | -40°C ~ 100°C (TJ) |
Πακέτο / Θήκη | 900-BBGA, FCBGA |
Πακέτο συσκευής προμηθευτή | 900-FCBGA (31x31) |
Αριθμός I/O | 212 |
Βασικός αριθμός προϊόντος | XC7Z100 |
Έγγραφα & Μέσα
ΕΙΔΟΣ ΠΟΡΟΥ | ΣΥΝΔΕΣΜΟΣ |
Φύλλα δεδομένων | XC7Z030,35,45,100 Φύλλο δεδομένων |
Ενότητες Εκπαίδευσης Προϊόντων | Powering Series 7 Xilinx FPGAs με λύσεις διαχείρισης ενέργειας TI |
Περιβαλλοντικές Πληροφορίες | Xiliinx RoHS Cert |
Προτεινόμενο προϊόν | Όλα τα προγραμματιζόμενα SoC Zynq®-7000 |
Σχεδιασμός/Προδιαγραφές PCN | Mult Dev Material Chg 16/Δεκ/2019 |
Συσκευασία PCN | Mult Devices 26/Ιουν/2017 |
Περιβαλλοντικές & Εξαγωγικές Ταξινομήσεις
ΧΑΡΑΚΤΗΡΙΣΤΙΚΟ | ΠΕΡΙΓΡΑΦΗ |
Κατάσταση RoHS | Συμβατό με ROHS3 |
Επίπεδο ευαισθησίας σε υγρασία (MSL) | 4 (72 ώρες) |
Κατάσταση REACH | REACH Δεν επηρεάζεται |
ECCN | 3A991D |
HTSUS | 8542.39.0001 |
SoC
Βασική αρχιτεκτονική SoC
Μια τυπική αρχιτεκτονική συστήματος σε τσιπ αποτελείται από τα ακόλουθα στοιχεία:
- Τουλάχιστον ένας μικροελεγκτής (MCU) ή μικροεπεξεργαστής (MPU) ή επεξεργαστής ψηφιακού σήματος (DSP), αλλά μπορεί να υπάρχουν πολλοί πυρήνες επεξεργαστή.
- Η μνήμη μπορεί να είναι μία ή περισσότερες από RAM, ROM, EEPROM και μνήμη flash.
- Ταλαντωτής και κύκλωμα βρόχου κλειδωμένου φάσης για την παροχή σημάτων χρονικού παλμού.
- Περιφερειακά που αποτελούνται από μετρητές και χρονόμετρα, κυκλώματα τροφοδοσίας.
- Διεπαφές για διαφορετικά πρότυπα συνδεσιμότητας όπως USB, FireWire, Ethernet, καθολικός ασύγχρονος πομποδέκτης και σειριακές περιφερειακές διεπαφές κ.λπ.
- ADC/DAC για μετατροπή μεταξύ ψηφιακών και αναλογικών σημάτων.
- Κυκλώματα ρύθμισης τάσης και ρυθμιστές τάσης.
Περιορισμοί των SoC
Επί του παρόντος, ο σχεδιασμός των αρχιτεκτονικών επικοινωνίας SoC είναι σχετικά ώριμος.Οι περισσότερες εταιρείες τσιπ χρησιμοποιούν αρχιτεκτονικές SoC για την κατασκευή τσιπ.Ωστόσο, καθώς οι εμπορικές εφαρμογές συνεχίζουν να επιδιώκουν τη συνύπαρξη εντολών και την προβλεψιμότητα, ο αριθμός των πυρήνων που είναι ενσωματωμένοι στο τσιπ θα συνεχίσει να αυξάνεται και οι αρχιτεκτονικές SoC που βασίζονται σε δίαυλο θα γίνονται όλο και πιο δύσκολο να ανταποκριθούν στις αυξανόμενες απαιτήσεις των υπολογιστών.Οι κύριες εκδηλώσεις αυτού είναι
1. κακή επεκτασιμότητα.Ο σχεδιασμός του συστήματος soC ξεκινά με μια ανάλυση απαιτήσεων συστήματος, η οποία προσδιορίζει τις μονάδες στο σύστημα υλικού.Για να λειτουργεί σωστά το σύστημα, η θέση κάθε φυσικής μονάδας στο SoC στο τσιπ είναι σχετικά σταθερή.Μόλις ολοκληρωθεί ο φυσικός σχεδιασμός, πρέπει να γίνουν τροποποιήσεις, οι οποίες μπορούν να αποτελέσουν ουσιαστικά μια διαδικασία επανασχεδιασμού.Από την άλλη πλευρά, τα SoC που βασίζονται στην αρχιτεκτονική διαύλου είναι περιορισμένα στον αριθμό των πυρήνων επεξεργαστή που μπορούν να επεκταθούν σε αυτά λόγω του εγγενούς μηχανισμού επικοινωνίας διαιτησίας της αρχιτεκτονικής διαύλου, δηλαδή μόνο ένα ζεύγος πυρήνων επεξεργαστή μπορεί να επικοινωνεί ταυτόχρονα.
2. Με μια αρχιτεκτονική διαύλου που βασίζεται σε έναν αποκλειστικό μηχανισμό, κάθε λειτουργική μονάδα σε ένα SoC μπορεί να επικοινωνήσει με άλλες μονάδες του συστήματος μόνο αφού αποκτήσει τον έλεγχο του διαύλου.Συνολικά, όταν μια μονάδα αποκτά δικαιώματα διαιτησίας διαύλου για επικοινωνία, άλλες μονάδες στο σύστημα πρέπει να περιμένουν μέχρι να απελευθερωθεί ο δίαυλος.
3. Πρόβλημα συγχρονισμού ενός ρολογιού.Η δομή του διαύλου απαιτεί παγκόσμιο συγχρονισμό, ωστόσο, καθώς το μέγεθος των χαρακτηριστικών της διαδικασίας γίνεται όλο και μικρότερο, η συχνότητα λειτουργίας αυξάνεται γρήγορα, φτάνοντας τα 10 GHz αργότερα, ο αντίκτυπος που προκαλείται από την καθυστέρηση σύνδεσης θα είναι τόσο σοβαρός που είναι αδύνατο να σχεδιαστεί ένα παγκόσμιο δέντρο ρολογιού , και λόγω του τεράστιου δικτύου ρολογιού, η κατανάλωση ενέργειας του θα καταλαμβάνει το μεγαλύτερο μέρος της συνολικής κατανάλωσης ενέργειας του τσιπ.