Νέο αυθεντικό XQR17V16CC44V Spot Stock FPGA Πεδίο προγραμματιζόμενης πύλης Logic Ic Chip ολοκληρωμένα κυκλώματα

Η Xilinx παρουσιάζει τα υψηλής πυκνότητας QPro™ XQR17V16 σειράς Radiation Hardened QML PROM διαμόρφωσης που παρέχουν μια εύχρηστη, οικονομικά αποδοτική μέθοδο για την αποθήκευση μεγάλων ροών bit διαμόρφωσης Xilinx FPGA.Η XQR17V16CC44V είναι μια συσκευή 3,3 V με χωρητικότητα αποθήκευσης 16 Mb και μπορεί να λειτουργήσει είτε σε σειριακή είτε σε λειτουργία byte.για απλοποιημένο μπλοκ διάγραμμα της αρχιτεκτονικής συσκευής XQR17V16.

Όταν το FPGA βρίσκεται σε λειτουργία Master Serial, δημιουργεί ένα ρολόι διαμόρφωσης που οδηγεί το PROM.Ένας σύντομος χρόνος πρόσβασης μετά την ανερχόμενη άκρη του ρολογιού, εμφανίζονται δεδομένα στον ακροδέκτη εξόδου PROM DATA που είναι συνδεδεμένος με τον ακροδέκτη FPGA DIN.Το FPGA δημιουργεί τον κατάλληλο αριθμό παλμών ρολογιού για να ολοκληρώσει τη διαμόρφωση.Αφού ρυθμιστεί, απενεργοποιεί το PROM.Όταν το FPGA βρίσκεται σε λειτουργία Slave Serial, το PROM και το FPGA πρέπει και τα δύο να χρονίζονται από ένα εισερχόμενο σήμα.

Όταν το FPGA βρίσκεται σε λειτουργία Master SelectMAP, δημιουργεί το ρολόι διαμόρφωσης που οδηγεί το PROM και το FPGA.Μετά το ανερχόμενο άκρο CCLK, τα δεδομένα είναι διαθέσιμα στις ακίδες PROM DATA (D0-D7).Τα δεδομένα θα χρονιστούν στο FPGA στην ακόλουθη ανερχόμενη άκρη του CCLK.Όταν το FPGA βρίσκεται σε λειτουργία Slave SelectMAP, το PROM και το FPGA πρέπει και τα δύο να χρονίζονται από ένα εισερχόμενο σήμα.Ένας ταλαντωτής ελεύθερης λειτουργίας μπορεί να χρησιμοποιηθεί για την οδήγηση του CCLK.Πολλές συσκευές μπορούν να συνδεθούν χρησιμοποιώντας την έξοδο CEO για να οδηγήσουν την είσοδο CE της παρακάτω συσκευής.Οι είσοδοι ρολογιού και οι έξοδοι DATA όλων των PROM σε αυτήν την αλυσίδα είναι διασυνδεδεμένες.Όλες οι συσκευές είναι συμβατές και μπορούν να συνδυαστούν με άλλα μέλη της οικογένειας.Για τον προγραμματισμό συσκευών, είτε το λογισμικό Xilinx ISE Foundation είτε το λογισμικό ISE WebPACK μεταγλωττίζει το αρχείο σχεδίασης FPGA σε τυπική μορφή Hex, η οποία στη συνέχεια μεταφέρεται στους περισσότερους προγραμματιστές PROM του εμπορίου.

Χαρακτηριστικά
• Latch-Up Immune σε LET >120 MeV/cm2/mg
• Εγγυημένο TID 50 kRad(Si) ανά spec 1019,5
• Κατασκευασμένο σε Επιταξιακό Υπόστρωμα
• Χωρητικότητα αποθήκευσης 16 Mbit
• Εγγυημένη λειτουργία σε πλήρη στρατιωτική περιοχή θερμοκρασιών: –55°C έως +125°C
• Εφάπαξ προγραμματιζόμενη (OTP) μνήμη μόνο για ανάγνωση, σχεδιασμένη για αποθήκευση ροών bit διαμόρφωσης συσκευών Xilinx FPGA
• Διπλοί τρόποι διαμόρφωσης
♦ Σειριακή διαμόρφωση (έως 33 Mb/s)
♦ Παράλληλη (έως 264 Mb/s στα 33 MHz)
• Απλή διεπαφή με τα FPGA Xilinx QPro
• Cascadable για αποθήκευση μεγαλύτερων ή πολλαπλών ροών bit
• Προγραμματιζόμενη επαναφορά πολικότητας (ενεργή υψηλή ή ενεργή χαμηλή) για συμβατότητα με διαφορετικές λύσεις FPGA
• Διαδικασία floating-gate CMOS χαμηλής κατανάλωσης
• Τάση τροφοδοσίας 3,3V
• Διατίθεται σε κεραμικές συσκευασίες CK44(1)
• Υποστήριξη προγραμματισμού από κορυφαίους κατασκευαστές προγραμματιστών
• Υποστήριξη σχεδίασης χρησιμοποιώντας τα πακέτα λογισμικού ISE Foundation ή ISE WebPACK
• Εγγυημένη διατήρηση δεδομένων για 20 χρόνια ζωής
Προγραμματισμός
Οι συσκευές μπορούν να προγραμματιστούν σε προγραμματιστές που παρέχονται από την Xilinx ή εξουσιοδοτημένους τρίτους προμηθευτές.Ο χρήστης πρέπει να διασφαλίσει ότι χρησιμοποιείται ο κατάλληλος αλγόριθμος προγραμματισμού και η πιο πρόσφατη έκδοση του λογισμικού προγραμματιστή.Η λάθος επιλογή μπορεί να βλάψει μόνιμα τη συσκευή.
Περιγραφή
• Latch-Up Immune σε LET >120 MeV/cm2/mg
• Εγγυημένο TID 50 kRad(Si) ανά spec 1019,5
• Κατασκευασμένο σε Επιταξιακό Υπόστρωμα
• Χωρητικότητα αποθήκευσης 16 Mbit
• Εγγυημένη λειτουργία σε πλήρη στρατιωτική περιοχή θερμοκρασιών: –55°C έως +125°C
• Εφάπαξ προγραμματιζόμενη (OTP) μνήμη μόνο για ανάγνωση, σχεδιασμένη για αποθήκευση ροών bit διαμόρφωσης συσκευών Xilinx FPGA
• Διπλοί τρόποι διαμόρφωσης
♦ Σειριακή διαμόρφωση (έως 33 Mb/s)
♦ Παράλληλη (έως 264 Mb/s στα 33 MHz)
• Απλή διεπαφή με τα FPGA Xilinx QPro
• Cascadable για αποθήκευση μεγαλύτερων ή πολλαπλών ροών bit
• Προγραμματιζόμενη επαναφορά πολικότητας (ενεργή Υψηλή ή ενεργή
Χαμηλό) για συμβατότητα με διαφορετικές λύσεις FPGA
• Διαδικασία floating-gate CMOS χαμηλής κατανάλωσης
• Τάση τροφοδοσίας 3,3V
• Διατίθεται σε κεραμικές συσκευασίες CK44(1)
• Υποστήριξη προγραμματισμού από κορυφαίο προγραμματιστή
κατασκευαστές
• Υποστήριξη σχεδιασμού χρησιμοποιώντας το ISE Foundation ή ISE
Πακέτα λογισμικού WebPACK
• Εγγυημένη διατήρηση δεδομένων για 20 χρόνια ζωής