LCMXO2-256HC-4TG100C Γνήσιο και νέο με ανταγωνιστική τιμή Σε απόθεμα Προμηθευτής IC

Αν και και τα δύοFPGAκαιCPLDείναι προγραμματιζόμενες συσκευές ASIC και έχουν πολλά κοινά χαρακτηριστικά, λόγω των διαφορών στη δομή του CPLD και του FPGA, έχουν τα δικά τους χαρακτηριστικά:

Το 1.CPLD είναι πιο κατάλληλο για την ολοκλήρωση διαφόρων αλγορίθμων και συνδυαστικής λογικής και το FP GA είναι πιο κατάλληλο για την ολοκλήρωση της διαδοχικής λογικής.Με άλλα λόγια, το FPGA είναι πιο κατάλληλο για δομή πλούσια σε flip-flop, ενώ το CPLD είναι πιο κατάλληλο για δομή περιορισμένης χρήσης flip-flop και πλούσια δομή με όρους προϊόντος.

2. Η δομή συνεχούς δρομολόγησης του CPLD καθορίζει ότι η καθυστέρηση χρονισμού του είναι ομοιόμορφη και προβλέψιμη, ενώ η τμηματοποιημένη δομή δρομολόγησης του FPGA καθορίζει την μη προβλεψιμότητα της καθυστέρησης.

3. Το FPGA έχει μεγαλύτερη ευελιξία από το CPLD στον προγραμματισμό.Το CPLD προγραμματίζεται τροποποιώντας τη λογική λειτουργία με ένα σταθερό εσωτερικό κύκλωμα σύνδεσης, ενώ το FPGA προγραμματίζεται αλλάζοντας την καλωδίωση της εσωτερικής σύνδεσης.Το FP GA μπορεί να προγραμματιστεί κάτω από μια λογική πύλη, ενώ το CPLD προγραμματίζεται κάτω από ένα λογικό μπλοκ.

4.Η ενσωμάτωση του FPGA είναι υψηλότερη από αυτή του CPLD και έχει πιο περίπλοκη δομή καλωδίωσης και λογική εφαρμογή.

Το 5.CPLD είναι πιο βολικό στη χρήση από το FPGA.Προγραμματισμός CPLD με χρήση τεχνολογίας E2PROM ή FASTFLASH, χωρίς εξωτερικό τσιπ μνήμης, εύκολο στη χρήση.Ωστόσο, οι πληροφορίες προγραμματισμού του FPGA πρέπει να αποθηκευτούν στην εξωτερική μνήμη και η μέθοδος χρήσης είναι περίπλοκη.

6. Τα CPLDS είναι ταχύτερα από τα FPgas και έχουν μεγαλύτερη χρονική προβλεψιμότητα.Αυτό συμβαίνει επειδή τα FPG είναι προγραμματισμός σε επίπεδο πύλης και οι κατανεμημένες διασυνδέσεις υιοθετούνται μεταξύ των CLBS, ενώ τα CPLDS είναι προγραμματισμός σε επίπεδο λογικής μπλοκ και οι διασυνδέσεις μεταξύ των λογικών μπλοκ τους είναι συγκεντρωμένες.

7. Με τον τρόπο προγραμματισμού, το CPLD βασίζεται κυρίως στον προγραμματισμό μνήμης E2PROM ή FLASH, χρόνους προγραμματισμού έως και 10.000 φορές, το πλεονέκτημα είναι ότι η απενεργοποίηση του συστήματος δεν χάνεται.Το CPLD μπορεί να χωριστεί σε δύο κατηγορίες: προγραμματισμός στον προγραμματιστή και προγραμματισμός στο σύστημα.Το μεγαλύτερο μέρος του FPGA βασίζεται στον προγραμματισμό SRAM, οι πληροφορίες προγραμματισμού χάνονται όταν το σύστημα απενεργοποιείται και τα δεδομένα προγραμματισμού πρέπει να γράφονται πίσω στη SRAM έξω από τη συσκευή κάθε φορά που ενεργοποιείται.Το πλεονέκτημά του είναι ότι μπορεί να προγραμματιστεί οποιαδήποτε στιγμή και μπορεί να προγραμματιστεί γρήγορα στην εργασία, έτσι ώστε να επιτυγχάνεται δυναμική διαμόρφωση σε επίπεδο πλακέτας και σε επίπεδο συστήματος.

8.Το απόρρητο CPLD είναι καλό, το απόρρητο FPGA είναι φτωχό.

9. Γενικά, η κατανάλωση ενέργειας του CPLD είναι μεγαλύτερη από αυτή του FPGA και όσο υψηλότερος είναι ο βαθμός ολοκλήρωσης, τόσο πιο εμφανής.